PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-048591

(43)Date of publication of application: 18.02.2000

(51)Int.Cl.

G11C 29/00 G11C 11/401 H01L 21/82 H01L 21/8242 H01L 27/108

(21)Application number: 10-213648

(71)Applicant: HITACHI LTD

HITACHI ULSI SYSTEMS CO LTD

(22)Date of filing:


(72)Inventor: MURANAKA MASAYA

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To simplify a fabrication process for a dynamic-type RAM or the like which has a redundancy circuit or a trimming circuit including a fuse, and enhance a product yield thereof.

SOLUTION: In a dynamic-type RAM or the like which has a redundancy circuit to be used for failure relief or a trimming circuit to be used for potential adjustment including a fuse, a switch MOSFET P12 of P-channel type, which is to be set in an ON state in a normal operation and in an OFF state in a predetermined test operation, is provided, for example, to be connected in series with a fuse F11 in a redundant enable circuit XREN. A latch circuit LTE is also provided to hold dummy disconnection information for producing a dummy disconnected condition without actually disconnecting the fuse F11. A transfer gate which is to be selectively set in an ON state in a fuse dummy-disconnected mode FSET: is provided between an inverted input/output node of this latch circuit LTE and a predetermined signal path, i.e., for example, a noninverted internal X address signal line X0T of the least significant bit, by connecting an N- channel MOSFET N11 and a P-channel MOSFET P11 in parallel.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-48591 (P2000-48591A)

(43)公開日 平成12年2月18日(2000.2.18)

(51) Int.Cl.7		識別記号		FΙ				•	テーマコード(参考)
G11C	29/00	603		G1	1 C	29/00		603J	5 B O 2 4
								603P	5 F O 6 4
	11/401					11/34		371D	5 F 0 8 3
H01L	21/82			H0	1 L	21/82		F	5L106
	21/8242					27/10		3 2 1	
			審查請求	未請未	請求	項の数8	OL	(全 16 頁)	最終頁に続く
(21)出願番号		特願平10-213648		(71)	(71) 出願人 000005108				
• • • • • • • • • • • • • • • • • • • •	_					株式会	社日立	製作所	
(22)出顧日	•	平成10年7月29日(1998.7.			東京都	千代田	区神田駿河台	四丁目6番地	
4				(71)	出願人	000233	3169		·
				ļ		株式会	社日立	超エル・エス	・アイ・システ
						ムズ			
						東京都	小平市	上水本町5丁	目22番1号
			•	(72)	発明者	針 村中	雅也		
•						東京都	B小平市	上水本町5丁	1 目 2 2 番 1 号 株
						式会社	t日立 赶	エル・エス・	アイ・システム
			•			ズ内			
				(74)	代理	10008	1938		
				1		42399-	- 猫型	米砂	


(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【課題】 ヒューズを含む冗長回路又はトリミング回路 を備えるダイナミック型RAM等の製造工程を簡素化 し、その製品歩留りを高める。

ヒューズを含む欠陥救済用の冗長回路又 【解決手段】 は電位調整用のトリミング回路を備えるダイナミック型 RAM等において、例えば冗長イネーブル回路XREN のヒューズF11と直列形態に、通常動作時オン状態と され、所定の試験動作時はオフ状態とされるPチャンネ ル型のスイッチMOSFETP12を設けるとともに、 ヒューズF11を実際には切断状態としないまま疑似的 に切断された状態とするための疑似切断情報を保持する ラッチ回路LTEを設け、このラッチ回路LTEの反転 入出力ノードと所定の信号経路つまり例えば最下位ビッ トの非反転内部Xアドレス信号線X0Tとの間に、Nチ ャンネルMOSFETN11及びPチャンネルMOSF ETP11が並列結合されてなり、ヒューズ疑似切断モ ード時選択的にオン状態とされるトランスファゲートを 設ける。

図3 冗長イネーブル回路の回路構成



最終頁に続く

【特許請求の範囲】

【請求項1】 所定の条件で選択的に切断状態とされる ヒューズ手段と、

上記ヒューズ手段と直列形態に設けられ、通常動作時オン状態とされ、所定の試験動作時はオフ状態とされる第 1のスイッチ手段と、

上記ヒューズ手段を実際には切断状態としないまま疑似 的に切断された状態を作りだすための疑似切断情報を保 持するラッチ回路とを含むヒューズ回路を具備すること を特徴とする半導体集積回路装置。

【請求項2】 請求項1において、

上記疑似切断情報は、所定のヒューズ疑似切断モード 時、所定の信号経路を介して外部から供給されるもので あって、

上記ヒューズ回路は、さらに、上記信号経路と上記ラッチ回路の非反転又は反転入出力ノードとの間に設けられ、上記疑似切断情報書き込み動作時、所定のタイミングで選択的にオン状態とされる第2のスイッチ手段を含むものであることを特徴とする半導体集積回路装置。

【請求項3】 請求項2において、

上記第2のスイッチ手段は、並列形態とされる第1及び 第2導電型のMOSFETからなるものであることを特 徴とする半導体集積回路装置。

【請求項4】 請求項1;請求項2又は請求項3において、

上記第1のスイッチ手段は、第1導電型の第1のMOS FETからなるものであり、

上記ヒューズ手段及び第1のMOSFETは、第1の電源電圧と第1の内部ノードとの間に直列形態に設けられるものであって、

上記ヒューズ回路は、

上記第1の内部ノードと第2の電源電圧との間に設けられ、電源投入時に一時的にオン状態とされる第2導電型の第2のMOSFETと、

その入力端子が上記第1の内部ノードに結合される第1 のインバータと、

そのソースが第1の電源電圧に結合され、そのゲートが 上記第1のインバータの出力端子に結合される第1導電 型の第3のMOSFETと、

上記第2のMOSFETのドレインと第1の内部ノードとの間に設けられ、上記第2のMOSFETと相補的な条件で選択的にオン状態とされる第1導電型の第4のMOSFETと、

上記第1の内部ノードと第2の電源電圧との間に設けられそのゲートが上記第1のインバータの出力端子に結合される第2導電型の第5のMOSFETとを含むものであって、

上記ラッチ回路は、上記第1のインバータならびに上記 第3ないし第5のMOSFETからなり、かつ上記第1 の内部ノードをその反転入出力ノードとするものである ことを特徴とする半導体集積回路装置。

【請求項5】 請求項4において、

上記半導体集積回路装置は、

何らかの障害が検出された欠陥素子と選択的に置き換えられる欠陥救済用の冗長素子と、

上記冗長素子が欠陥素子と置き換えられたことを記憶する冗長イネーブル回路とを具備するものであって、

上記ヒューズ回路は、上記冗長イネーブル回路に含まれるものであることを特徴とする半導体集積回路装置。

【請求項6】 請求項1,請求項2又は請求項3において、

上記半導体集積回路装置は、

何らかの障害が検出された欠陥素子と選択的に置き換えられる欠陥救済用の冗長素子と、

上記冗長素子と置き換えられた欠陥素子の救済アドレス を保持し、この救済アドレスとアクセスに際して外部か ら供給されるアクセスアドレスと比較照合して、対応す る上記冗長素子を選択的に選択状態とする冗長アドレス 比較回路とを具備するものであって、

上記ヒューズ回路は、上記冗長アドレス比較回路に含まれ、かつ、

上記教済アドレスの各ビットの非反転及び反転信号に対応して設けられその一方が第2の内部ノードに共通結合される一対の上記ヒューズ手段と、

上記一対のヒューズ手段の他方にそれぞれ直列形態に設けられる一対の上記第1のスイッチ手段と、

上記一対のヒューズ手段に共通に設けられる上記ラッチ 回路及び上記第2のスイッチ手段と、

上記第1のスイッチ手段のそれぞれに並列形態に設けられ、上記ラッチ回路に保持される疑似切断情報に従って 選択的にオン状態とされる一対の第3のスイッチ手段 と

上記一対の第1及び第3のスイッチ手段のそれぞれに直列形態に設けられ、上記アクセスアドレス信号の対応するビットの非反転又は反転信号に従ってそれぞれ選択的にオン状態とされる一対の第4のスイッチ手段とを含むものであることを特徴とする半導体集積回路装置。

【請求項7】 請求項1,請求項2,請求項3,請求項4,請求項5又は請求項6において、

上記半導体集積回路装置は、ダイナミック型RAMであって、

上記冗長素子は、上記ダイナミック型RAMのメモリアレイに設けられる冗長ワード線又は冗長ビット線であることを特徴とする半導体集積回路装置。

【請求項8】 請求項1,請求項2又は請求項3において

上記半導体集積回路装置は、

外部から供給される電源電圧をもとに所定の内部電圧を 生成する内部電圧発生回路と、

上記内部電圧の電位を調整するためのトリミング回路と

を具備するものであって、

上記ヒューズ回路は、上記トリミング回路に含まれるものであることを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体集積回路装置に関するもので、例えば、ヒューズを含む欠陥救済用の冗長回路又は電位調整用のトリミング回路を備えるダイナミック型RAM(ランダムアクセスメモリ)等ならびにその製造工程の簡素化及び製品歩留まりの向上に利用して特に有効な技術に関する。

[0002]

【従来の技術】直交して配置されるワード線及び相補ビ ット線を含むメモリアレイをその基本構成要素とするダ イナミック型RAM等のメモリ集積回路装置がある。ま た、ダイナミック型RAM等のメモリアレイに冗長ワー ド線及び冗長ビット線等の冗長素子を設け、これらの冗 長素子を障害が検出された欠陥ワード線又は欠陥ビット 線と置き換えることでダイナミック型RAM等の製品歩 留まりを高めるいわゆる欠陥救済方式が知られている。 欠陥救済方式をとるダイナミック型RAM等は、冗長ワ ード線又は冗長ビット線に対応して設けられるX系冗長 回路及びY系冗長回路を備え、各冗長回路は、冗長ワー ド線又は冗長ビット線が欠陥ワード線又は欠陥ビットと 置き換えられたとき選択的に切断状態とされるヒューズ を含む冗長イネーブル回路と、救済アドレスつまり救済 すべき欠陥ワード線又は欠陥ビットのアドレスの対応す るビットが論理"0"又は"1"とされるとき選択的に 切断状態とされるヒューズを含む冗長アドレス比較回路 とを備える。

【0003】一方、外部から供給される電源電圧をもとに基板電圧や各種の内部電圧を生成する内部電圧発生回路を備えるダイナミック型RAM等のメモリ集積回路装置がある。内部電圧発生回路を備えるダイナミック型RAM等は、さらに、対応する内部電圧の電位を調整すべく所定の組み合わせで選択的に切断状態とされる複数のヒューズを含むトリミング回路を備えることが多い。

[0004]

【発明が解決しようとする課題】上記ダイナミック型R AM等において、冗長回路又はトリミング回路に設けられたヒューズは、いわゆるプローバテスト (P検)による機能試験の結果をもとに、レーザビーム等を用いて選択的に切断状態とされる。このため、冗長素子による欠陥救済が行われ、又はトリミング回路による電位調整が行われたダイナミック型RAM等では、ヒューズが確実に切断状態とされ、冗長回路による欠陥救済又はトリミング回路による電位調整が予定通り行われていることを確認するための2回目のプローバテストが必要となる。また、冗長素子を含む冗長回路又はトリミング回路自体に障害があってこれらの回路が正常に機能できない場

合、欠陥ワード線又は欠陥ビットを救済し、あるいは内部電圧の電位を所望の値に設定することができない。この結果、ダイナミック型RAM等の製造工程が煩雑化してその低コスト化が阻害されるとともに、ダイナミック型RAM等の製品歩留りを思うように高めることができないという問題が生じる。

【0005】この発明の目的は、ヒューズを含む欠陥救済用の冗長回路又は電位調整用のトリミング回路を備えるダイナミック型RAM等の半導体集積回路装置の製造工程を簡素化し、その製品歩留りを高めることにある。 【0006】この発明の前記ならびにその他の目的と新

規な特徴は、この明細書の記述及び添付図面から明らか

[0007]

になるであろう。

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、ヒューズを含む欠陥救済用の冗長回路又は電位調整用のトリミング回路を備えるダイナミック型RAM等において、冗長回路又はトリミング回路の各ヒューズと直列形態に、通常動作時オン状態とされ、所定の試験動作時はオフ状態とされる第1のスイッチ手段をそれぞれ設けるとともに、各ヒューズに対応して、各ヒューズを実際には切断状態としないまま疑似的に切断された状態とするための疑似切断情報を保持するラッチ回路を設け、各ラッチ回路の非反転又は反転入出力ノードと所定の信号経路との間に、アチャンネル及びNチャンネルMOSFETが並列結合されてなり、ヒューズ疑似切断モード時選択的にオン状態とされる第2のスイッチ手段をそれぞれ設ける。

【0008】上記手段によれば、ラッチ回路に疑似切断 情報を書き込み、所望のヒューズを疑似的に切断状態と した状態で、ダイナミック型RAM等の欠陥救済後又は 電位調整後の機能試験をヒューズ切断前に仮想的に実施 し、冗長回路や冗長素子ならびにトリミング回路自体の 正常性を確認できるため、プローバテストを単一化する ことができる。また、特にウエハ上に形成された複数の チップを同時に試験対象とするいわゆる多数取りプロー バテストの場合、試験対象となるチップごとに異なる疑 似切断情報を与え、個別の確認試験を実施できるととも に、冗長素子自体に障害が検出された場合、冗長素子を 正常なものと取り替えて確実に欠陥救済を実現すること ができる。この結果、ダイナミック型RAM等の製造工 程を簡素化し、その機能試験を効率化して、ダイナミッ ク型RAM等の低コスト化を図ることができるととも に、その製品歩留りを高めることができる。

[0009]

【発明の実施の形態】図1には、この発明が適用された ダイナミック型RAM(半導体集積回路装置)の一実施 例のブロック図が示されている。同図をもとに、まずこ の実施例のダイナミック型RAMの構成及び動作の概要 について説明する。なお、図1の各ブロックを構成する 回路素子は、特に制限されないが、公知のMOSFET (金属酸化物半導体型電界効果トランジスタ。この明細 書では、MOSFETをして絶縁ゲート型電界効果トラ ンジスタの総称とする)集積回路の製造技術により、単 結晶シリコンのような1個の半導体基板面上に形成され る。

【0010】図1において、この実施例のダイナミック 型RAMは、半導体基板面の大半を占めて配置されるメ モリアレイMARYをその基本構成要素とする。メモリ アレイMARYは、図の垂直方向に平行して配置される m+1本のワード線W0~Wmならびに1本の冗長ワー ド線Wr (冗長素子)と、図の水平方向に平行して配置 されるn+1組の相補ビット線相補ビット線 $BO*\sim B$ n* (ここで、例えば非反転ビット線BOT及び反転ビ ット線B0Bを、合わせて相補ビット線B0*のように *を付して表す。また、それが有効とされるとき選択的 にハイレベルとされるいわゆる非反転信号等について は、その名称の末尾にTを付して表し、それが有効とさ れるとき選択的にロウレベルとされるいわゆる反転信号 等については、その名称の末尾にBを付して表す。以下 同様)ならびに1組の冗長ビット線Br*(冗長素子) とを含む。これらのワード線及びビット線の交点には、 情報蓄積キャパシタ及びアドレス選択MOSFETから なる合計 $(m+2) \times (n+2)$ 個のダイナミック型メ モリセルが格子状に配置される。

【0011】メモリアレイMARYを構成するワード線 W0~Wmならびに冗長ワード線Wrは、Xアドレスデ コーダXDに結合され、択一的に選択レベルとされる。 このXアドレスデコーダXDには、Xアドレスバッファ XBからそれぞれ非反転及び反転信号からなるi+1ビ ットの内部Xアドレス信号X0*~Xi*が供給される とともに、X系冗長回路XRから冗長ワード線選択信号 Xrが供給され、さらにタイミング発生回路TGから内 部制御信号XGが供給される。また、X系冗長回路XR には、XアドレスバッファXBから上記内部Xアドレス 信号XO*~Xi*が供給されるとともに、タイミング 発生回路TGから内部制御信号PCB,TR,PGE, PGCならびにヒューズセット信号FSETが供給され る。さらに、XアドレスバッファXBには、外部のアク セス装置からアドレス入力端子A0~Aiを介してXア ドレス信号AX0~AXiが時分割的に供給されるとと もに、タイミング発生回路TGから内部制御信号XLが 供給される。

【0012】XアドレスバッファXBは、アドレス入力 端子A0~Aiを介して供給されるXアドレス信号AX 0~AXiを内部制御信号XLに従って取り込み、保持 するとともに、これらのXアドレス信号をもとに内部X アドレス信号X0*~Xi*を形成し、Xアドレスデコ ーダXD及びX系冗長回路XRに供給する。また、X系 冗長回路XRは、メモリアレイMARYの冗長ワード線Wrと置き換えられた欠陥素子つまり欠陥ワード線の教済アドレスを保持するとともに、この教済アドレスとアクセスに際して外部のアクセス装置から供給されるアクセスアドレスつまりXアドレス信号AX0~AXiすなわち内部Xアドレス信号X0*~Xi*とを比較照合して、両アドレスが全ビット一致するときその出力信号たる冗長ワード線選択信号Xrを選択的にハイレベルとする。なお、X系冗長回路XRの具体的構成及び動作等については、後で詳細に説明する。

【0013】一方、XアドレスデコーダXDは、内部制御信号XGのハイレベルを受けて選択的に動作状態とされ、XアドレスバッファXBから供給される内部Xアドレス信号X0*~Xi*をデコードして、メモリアレイMARYの対応するワード線W0~Wmを択一的に所定の選択レベルとする。また、X系冗長回路XRから供給される冗長ワード線選択信号Xrがハイレベルとされるときには、内部Xアドレス信号X0*~Xi*のデコード動作を停止して、メモリアレイMARYの冗長ワード線Wrを択一的に所定の選択レベルとする。

【0014】次に、メモリアレイMARYを構成する相 補ビット線BO*~Bn*ならびに冗長ビット線Br* は、センスアンプSAに結合され、これを介して択一的 に相補共通データ線CD*に接続される。センスアンプ SAには、YアドレスデコーダYDから図示されない合 計n+2ビットのビット線選択信号YSO~YSnなら びにYSrが供給されるとともに、タイミング発生回路 TGから内部制御信号PAが供給される。また、Yアド レスデコーダYDには、YアドレスバッファYBからそ れぞれ非反転及び反転信号からなる i + 1 ビットの内部 Yアドレス信号YO*~Yi*が供給されるとともに、 Y系冗長回路YRから1ビットの冗長ビット線選択信号 Yrが供給され、タイミング発生回路TGから内部制御 信号YGが供給される。さらに、Y系冗長回路YRに は、YアドレスバッファYBから内部Yアドレス信号Y O*~Yi*が供給され、タイミング発生回路TGから 内部制御信号PCB, TR, PGE, PGCならびにヒ ューズセット信号FSETが供給される。加えて、Yア ドレスバッファYBには、外部のアクセス装置からアド レス入力端子AO~Aiを介してYアドレス信号AYO ~AYiが時分割的に供給され、タイミング発生回路T Gから内部制御信号YLが供給される。

【0015】YアドレスバッファYBは、外部のアクセス装置からアドレス入力端子A0~Aiを介して供給されるYアドレス信号AY0~AYiを内部制御信号YLに従って取り込み、保持するとともに、これらのYアドレス信号をもとに内部Yアドレス信号Y0*~Yi*を形成し、YアドレスデコーダYD及びY系冗長回路YRに供給する。また、Y系冗長回路YRは、メモリアレイMARYの冗長ビット線Br*と置き換えられた欠陥ビ

ット線の救済アドレスを保持するとともに、この救済アドレスとアクセスに際して外部のアクセス装置から供給されるアクセスアドレスつまりYアドレス信号AYO~AYiすなわち内部Yアドレス信号YO*~Yi*とを比較照合して、両アドレスが全ビット一致するときその出力信号たる冗長ビット線選択信号Yrを選択的にハイレベルとする。なお、Y系冗長回路YRの具体的構成及び動作等については、X系冗長回路XRとほぼ同じであるため、後のX系冗長回路XRの具体的説明から類推されたい。

【0016】YアドレスデコーダYDは、内部制御信号YGのハイレベルを受けて選択的に動作状態とされ、YアドレスバッファYBから供給される内部Yアドレス信号Y0*~Yi*をデコードして、センスアンプSAに対するビット線選択信号YSO~YSnを択一的にハイレベルとする。YアドレスデコーダYDは、Y系冗長回路YRから供給される冗長ビット線選択信号Yrがハイレベルとされるとき、内部Yアドレス信号Y0*~Yi*のデコード動作を停止して、センスアンプSAに対するビット線選択信号YSrを択一的にハイレベルとする。

【0017】 センスアンプSAは、メモリアレイMAR Yの相補ビット線 $B0*\sim Bn*$ ならびに冗長ビット線 Br*に対応して設けられるn+2個の単位回路を含 み、これらの単位回路のそれぞれは、一対のCMOS

(相補型MOS) インバータが交差結合されてなる単位 増幅回路と、Nチャンネル型の3個のプリチャージMO SFETが直並列結合されてなるビット線プリチャージ 回路と、Nチャンネル型の一対のスイッチMOSFET とをそれぞれ含む。このうち、各単位回路の単位増幅回 路は、ダイナミック型RAMが選択状態とされ内部制御 信号PAがハイレベルとされることで選択的にかつ一斉 に動作状態とされ、メモリアレイMARYの選択ワード 線に結合されるn+2個のメモリセルから対応する相補 ビット線B0*~Bn*あるいは冗長ビット線Br*を 介して出力される微小読み出し信号増幅して、ハイレベル又はロウレベルの2値読み出し信号とする。

【0018】一方、各単位回路のビット線プリチャージ回路を構成するプリチャージMOSFETは、図示されない内部制御信号PCのハイレベルを受けて一斉にオン状態となり、メモリアレイMARYの対応する相補ビット線BO*~Bn*ならびに相補ビット線Br*の非反転及び反転信号線を所定の中間電位にプリチャージする。また、各スイッチMOSFET対は、ビット線選択信号YSO~YSnあるいはYSrのハイレベルを受けて1組ずつ選択的にオン状態となり、メモリアレイMARYの対応する1組の相補ビット線BO*~Bn*あるいは冗長ビット線Br*と相補共通データ線CD*との間を選択的に接続する。

【0019】相補共通データ線CD*は、データ入出力

回路IOに結合される。データ入出力回路IOは、それぞれ1個のライトアンプ及びメインアンプならびにデータ入力バッファ及びデータ出力バッファを含む。このうち、ライトアンプの出力端子及びメインアンプの入力端子は、相補共通データ線CD*に共通結合される。また、ライトアンプの入力端子は、データ入力バッファの出力端子に結合される。データ入力端子に結合される。データ入力端子に結合される。データ入力端子は、データ出力バッファの入力端子は、データ出力がツファの出力端子は、データ出力バッファの出力端子は、データ出力バッファの出力端子は、データ出力バッファの出力端子は、データ出力バッファには、タイミング発生回路TGから図示されない内部制御信号WPが供給され、データ出力バッファには、図示されない内部制御信号OCが供給される。

【0020】データ入出力回路IOのデータ入力バッファは、ダイナミック型RAMが書き込みモードで選択状態とされるとき、データ入力端子Dinを介して供給される書き込みデータを取り込み、ライトアンプに伝達する。このとき、データ入出力回路IOのライトアンプは、内部制御信号WPのハイレベルを受けて選択的に動作状態となり、データ入力バッファから伝達される書き込みデータを所定の相補書き込み信号とした後、相補共通データ線CD*からセンスアンプSAを介してメモリアレイMARYの選択された1個のメモリセルに書き込む。

【0021】一方、データ入出力回路IOのメインアンプは、ダイナミック型RAMが読み出しモードで選択状態とされるとき、メモリアレイMARYの選択された1個のメモリセルから相補共通データ線CD*を介して出力される2値読み出し信号をさらに増幅して、データ出力がツファに伝達する。このとき、データ入出力回路IOのデータ出力バッファは、内部制御信号OCのハイレベルを受けて選択的に動作状態となり、メインアンプから伝達される読み出しデータをデータ出力端子Doutを介して外部のアクセス装置に出力する。

【0022】タイミング発生回路TGは、外部のアクセス装置から起動制御信号として供給されるロウアドレスストローブ信号RASB、カラムアドレスストローブ信号CASBならびにライトイネーブル信号WEBをもとに、上記各種の内部制御信号等を選択的に形成して、ダイナミック型RAMの各部に供給する。

【0023】図2には、図1のダイナミック型RAMに含まれるX系冗長回路XRの一実施例のブロック図が示されている。また、図3には、図2のX系冗長回路XRに含まれる冗長イネーブル回路XRENの一実施例の回路図が示され、図4には、図2のX系冗長回路XRのX系冗長アドレス比較回路XRACに含まれる単位アドレス比較回路UAC0の一実施例の回路図が示されている。さらに、図5には、図2のX系冗長回路XRの通常動作モード時における一実施例の信号波形図が示され、

図6及び図7には、図2のX系冗長回路XRに含まれる 冗長イネーブル回路XREN及び単位アドレス比較回路 UACOのヒューズ疑似切断モード時における一実施例 の信号波形図がそれぞれ示され、図8には、図2のX系 冗長回路XRの冗長テストモード時の一実施例の信号波 形図が示されている。これらの図をもとにこの実施例の ダイナミック型RAMに含まれるX系冗長回路XRの具 体的構成及び動作ならびにその特徴について説明する。

【0024】なお、この実施例のダイナミック型RAMは、前述のように、X系冗長回路XRと同様な構成とされるY系冗長回路YRを備えるが、このY系冗長回路の具体的構成及び動作等については、X系冗長回路XRに関する以下の説明から類推されたい。また、図4では、単位アドレス比較回路UAC0をもって、X系冗長アドレス比較回路XRACを構成する単位アドレス比較回路UAC0~UACiを説明する。以下の図において、そのチャネル(バックゲート)部に矢印が付されるMOSFETはPチャンネル型(第1導電型)であって、矢印の付されないNチャンネル型(第2導電型)のMOSFETと区別して示される。

【0025】図2において、X系冗長回路XRは、内部 Xアドレス信号X0*~Xi*に対応して設けられるi +1個の単位アドレス比較回路UACO~UACiと、 これらの単位アドレス比較回路UAC0~UACiに共 通に設けられる冗長イネーブル回路XRENとを備え る。このうち、冗長イネーブル回路XRENには、タイ ミング発生回路TGから前記内部制御信号TR及びPG Eならびにヒューズセット信号FSETが供給されると ともに、XアドレスバッファXBから最下位ビットの内 部 X ア ドレス信号 X O * の非反転信号つまり 非反転内部 Xアドレス信号XOTが供給される。また、単位アドレ ス比較回路UACO~UACiには、タイミング発生回 路TGから内部制御信号TR及びPGCが共通に供給さ れるとともに、XアドレスバッファXBから対応する内 部Xアドレス信号X0*~Xi*の非反転及び反転信号 がそれぞれ供給される。

【0026】なお、内部制御信号TRは、ダイナミック型RAMが通常の動作モードとされるとき、接地電位VSS(第2の電源電圧)のようなロウレベル(以下、ロウレベルとは接地電位VSSのような電位を示す)に固定され、ダイナミック型RAMがヒューズ疑似切断モード又は冗長テストモードとされるときは、電源電圧VDD(第1の電源電圧VDDのような電位を示す)とされる。また、内部制御信号PGEは、ダイナミック型RAMが通常の動作モード、冗長テストモードならびにX系冗長アドレス比較回路のためのヒューズ疑似切断モードとされるときロウレベルに固定され、冗長イネーブル回路のためのヒューズ疑似切断モードとされるときには所定のタイミングで所定期間だけ一時的にハイレベルとさ

れる。

【0027】一方、ヒューズセット信号FSETは、ダイナミック型RAMの電源投入時に一時的にハイレベルとされ、その後はダイナミック型RAMの動作モードに関係なく定常的にロウレベルとされる。また、内部制御信号PGCは、ダイナミック型RAMが通常の動作モード、冗長テストモードならびに冗長イネーブル回路のためのヒューズ疑似切断モードとされるときはロウレベルに固定され、ダイナミック型RAMがX系冗長アドレス比較回路のためのヒューズ疑似切断モードで選択状態とされるとき所定のタイミングで所定期間だけ一時的にハイレベルとされる。なお、各内部制御信号のレベル及び時間関係と、各動作モードにおけるX系冗長回路XRの具体的動作等については、後で詳細に説明する。

【0028】X系冗長回路XRを構成する単位アドレス 比較回路UACO~UACiの出力端子は、内部ノード n1に共通結合される。この内部ノードn1は、Pチャー ンネル型のプリチャージMOSFETP1を介して電源 電圧VDDに結合されるとともに、NチャンネルMOS FETN1を介して接地電位VSSに結合される。プリ チャージMOSFETP1のゲートには、オア(OR) ゲートOG1の出力信号が供給され、MOSFETN1 のゲートには、冗長イネーブル回路XRENの出力信号 たる冗長イネーブル信号RENXのインバータV1によ る反転信号が供給される。オアゲート〇G1の一方の入 力端子には、タイミング発生回路TGから前記内部制御 信号PCBが供給され、その他方の入力端子には、冗長 イネーブル信号RENXのインバータV1による反転信 号が供給される。内部ノードn1における電位は、X系 冗長回路XRの出力信号つまり前記冗長ワード線選択信 号Xrとして、XアドレスデコーダXDに供給される。 【0029】なお、内部制御信号PCBは、ダイナミッ ク型RAMが非選択状態とされあるいはヒューズ疑似切 断モードで選択状態とされるときロウレベルに固定さ れ、ダイナミック型RAMが通常の動作モード又は冗長 テストモードで選択状態とされるとき比較的早い所定の

【0030】ここで、X系冗長回路XRの冗長イネーブル回路XRENは、図3に示されるように、ヒューズ回路の中心たるヒューズ手段つまりヒューズF11と、ヒューズF11の下部端子側に直列形態に設けられる第1のMOSFETつまりPチャンネルMOSFETP11(第1のスイッチ手段)とを含む。ヒューズF11の上部端子は、電源電圧VDDに結合され、MOSFETP11のドレインは、内部ノードn11(第1の内部ノード)に結合される。この内部ノードn11は、NチャンネルMOSFETN11及びPチャンネルMOSFET P11が並列結合されてなるトランスファゲート(第2のスイッチ手段)を介して非反転内部Xアドレス信号X0Tの信号経路つまり内部Xアドレス信号供給点X0T

タイミングでハイレベルとされる。

に結合されるとともに、直列形態の2個のNチャンネルMOSFETN12及びN13(第2のMOSFET)を介して接地電位VSSに結合され、さらにインバータV12(第1のインバータ)の入力端子に結合される。【0031】MOSFETP12のゲートには、タイミング発生回路TGから内部制御信号TRが供給される。また、トランスファゲートを構成するMOSFETN11のゲートには内部制御信号PGEが供給され、MOSFETP11のゲートには、そのインバータV11による反転信号が供給される。さらに、MOSFETN12のゲートは、電源電圧VDDに結合され、MOSFETN12のゲートは、電源電圧VDDに結合され、MOSFETN13のゲートには、ヒューズセット信号FSETが供給される。

【0032】冗長イネーブル回路XRENは、さらに、 電源電圧VDDとインバータV12の入力端子つまり内 部ノードn11との間に直列形態に設けられる2個のP チャンネルMOSFETP13 (第3のMOSFET) 及びP14 (第4のMOSFET) と、インバータV1 3の入力端子と接地電位VSSとの間に設けられるNチ ャンネルMOSFETN14 (第5のMOSFET) と を含む。このうち、MOSFETP14のゲートには、 タイミング発生回路TGから上記ヒューズセット信号F SETが供給され、MOSFETP13及びN14のゲ ートは、インバータV12の出力端子に共通結合され る。インバータV12の出力信号は、冗長イネーブル回 路XRENの出力信号、つまり冗長イネーブル信号RE NXとして前記MOSFETN1のゲートに供給され る。これにより、インバータV12とMOSFETP1 3、P14ならびにN14は、MOSFETP14がオ ン状態とされることを条件に、すなわちヒューズセット 信号FSETがロウレベルとされることを条件に選択的 にラッチ回路LTEとして作用する。

【0033】この実施例において、冗長イネーブル回路 XRENを構成するヒューズF11は、メモリアレイM ARYを構成するワード線WO~Wmのいずれかに何ら かの障害が検出され、この欠陥ワード線が冗長ワード線 Wrと置き換えられたとき、つまり冗長ワード線Wrに よる欠陥救済が行われるとき選択的に切断状態とされ る。また、この実施例のダイナミック型RAMは、通常 の動作モードに加えて、ヒューズF11を疑似的に切断 状態とするための『冗長イネーブル回路のためのヒュー ズ疑似切断モード』と、ヒューズF11を疑似的に切断 状態としたまま通常の機能試験を実施しうる『冗長テス トモード』とを有する。さらに、冗長イネーブル回路の ためのヒューズ疑似切断モードでは、内部Xアドレス信 号XO*~Xi*の最下位ビットつまり非反転内部Xア ドレス信号XOTとして、ヒューズF11を疑似的に切 断状態とするための疑似切断情報が入力され、ラッチ回 路LTEは、この疑似切断情報を保持する記憶手段とし て作用する。

【0034】次に、X系冗長回路XRのヒューズ回路となる単位アドレス比較回路UAC0~UACiは、図4の単位アドレス比較回路UAC0に代表されるように、内部Xアドレス信号X0*の反転又は非反転信号に対応して設けられ単位アドレス比較回路UAC0の中心となる一対のヒューズF21及びF22と、これらのヒューズF21及びF22にそれぞれ直列形態に設けられる一対のNチャンネルMOSFETN21及びN23(第1のスイッチ手段)とを含む。MOSFETN21及びN23のゲートには、タイミング発生回路TGから内部制御信号TRのインバータV23による反転信号が共通に供給される。

【0035】単位アドレス比較回路UACOのヒューズ F21及びF22の上部端子は、単位アドレス比較回路 UACOの出力端子として前記内部ノードn1(第2の 内部ノード)に共通結合される。また、MOSFETN 21及びN23には、NチャンネルMOSFETN22 及びN24(第3のスイッチ手段)がそれぞれ並列形態 に設けられる。MOSFETN21及びN22の共通結 合されたソースは、そのゲートに反転内部Xアドレス信 号X0Bを受けるNチャンネルMOSFETN25(第 4のスイッチ手段)を介して接地電位VSSに結合されたソースは、そのゲートに非反転内部Xアドレス信号X0T を受けるNチャンネルMOSFETN26(第4のスイッチ手段)を介して接地電位VSSに結合される。

【0036】単位アドレス比較回路UAC0は、さら に、一対のインバータV21及びV22が交差結合され てなるラッチ回路LTXOを含む。このラッチ回路LT X0の非反転入出力ノードつまり内部ノードn21は、 MOSFETN22のゲートに結合されるとともに、N チャンネルMOSFETN27及びPチャンネルMOS FETP21が並列結合されてなるトランスファゲート (第2のスイッチ手段) を介して対応する非反転内部X アドレス信号X0Tの信号経路つまり内部Xアドレス信 号供給点X0Tに結合される。ラッチ回路LTX0の反 転入出力ノードつまり内部ノードn22は、MOSFE TN24のゲートに結合される。また、トランスファゲ ートを構成するMOSFETN27のゲートには、タイ ミング発生回路TGから内部制御信号PGCが供給さ れ、MOSFETP21のゲートにはそのインバータV 24による反転信号が供給される。

【0037】この実施例において、単位アドレス比較回路UACOを構成するヒューズF21は、メモリアレイMARYの冗長ワード線Wrと置き換えられた欠陥ワード線の救済アドレスの対応するビットつまり最下位ビットが論理"0"とされるとき選択的に切断状態とされ、ヒューズF22は、救済アドレスの最下位ビットが論理"1"とされるとき選択的に切断状態とされる。また、この実施例のダイナミック型RAMは、上記通常の動作

モード、冗長イネーブル回路のためのヒューズ疑似切断 モードならびに冗長テストモードに加えて、ヒューズF 21又はF22を疑似的に切断状態するための『X系冗 長アドレス比較回路のためのヒューズ疑似切断モード』 を備え、上記冗長テストモードでは、ヒューズF21又 はF22を疑似的に切断状態としたまま通常の機能試験 を実施できる。

【0038】さらに、X系冗長アドレス比較回路のためのヒューズ疑似切断モードでは、内部Xアドレス信号X0*~Xi*の各ビットの非反転信号つまり非反転内部Xアドレス信号X0T~XiTとして、単位アドレス比較回路UAC0~UACiのヒューズF21又はF22を切断状態とするための疑似切断情報がそれぞれ入力され、インバータV21及びV22からなるラッチ回路LTX0は、疑似切断情報を保持するための記憶手段として作用する。言うまでもなく、内部ノードn1には、図2で示したように、X系冗長回路XRのX系冗長アドレス比較回路XRACを構成するi+1個の単位アドレス比較回路UAC0~UACiの出力端子つまりヒューズF21及びF22の上部端子が共通結合される。

【0039】これらのことから、例えば単位アドレス比 較回路UAC0の出力端子たる内部ノードn1は、ヒュ ーズF21が非切断状態とされ、かつ対応する内部Xア ドレス信号X0*が論理"0"とされてその反転内部X アドレス信号X0Bがハイレベルとされるとき、言い換 えるならば単位アドレス比較回路UACOにより保持さ れる救済アドレスの最下位ビットが論理"1"とされ、 対応する内部Xアドレス信号X0*が論理"0"とされ て不一致のとき、そのハイレベルのプリチャージレベル がMOSFETN21及びN25を介してディスチャー ジされてロウレベルとされる。しかし、対応する内部X アドレス信号X0*が論理"1"とされ反転内部Xアド レス信号XOBがロウレベルとされると、つまり単位ア ドレス比較回路UACOにより保持される救済アドレス の最下位ビットと内部Xアドレス信号X0*がともに論 理"1"で一致するときは、そのプリチャージレベルが ディスチャージされることなく保持され、ハイレベルの ままとされる。

【0040】一方、ヒューズF22に着目した場合、単位アドレス比較回路UAC0の出力端子たる内部ノード n1は、ヒューズF22が非選択状態とされ、かつ対応 する内部Xアドレス信号X0*が論理 "1"とされてその非反転内部Xアドレス信号X0Tがハイレベルとされるとき、言い換えるならば単位アドレス比較回路UAC0により保持される牧済アドレスの最下位ビットが論理 "0"とされ、かつ対応する内部Xアドレス信号X0*が論理 "1"とされて不一致のとき、そのプリチャージレベルがMOSFETN23及びN26を介してディスチャージされてロウレベルとされる。しかし、内部Xアドレス信号X0*が論理 "0"とされ非反転内部Xアドレス信号X0*が論理 "0"とされ非反転内部Xアド

レス信号X0Tがロウレベルとされると、つまり単位アドレス比較回路UAC0により保持される救済アドレスの最下位ビットと内部Xアドレス信号X0*がともに論理"0"で一致するときは、そのプリチャージレベルがディスチャージされることなく保持され、ハイレベルのままとされる。

【0041】ダイナミック型RAMが通常の動作モードとされるとき、内部制御信号TR及びPGEならびにPGCは、図5に示されるように、ロウレベルに固定される。また、ダイナミック型RAMは、ロウアドレスストローブ信号RASBがハイレベルとされる間非選択状態とされ、この非選択時、内部制御信号XL、PCBならびにXGはすべてロウレベルとされる。ヒューズセット信号FSETは、ダイナミック型RAMの電源投入時に一時的にハイレベルとされた後、定常的にロウレベルとされる。内部Xアドレス信号X $0*\sim$ Xi*の非反転及び反転信号は、内部制御信号XLのロウレベルを受けてすべてロウレベルとされる。

【0042】X系冗長回路XRの冗長イネーブル回路XRENでは、MOSFETP12が内部制御信号TRのロウレベルを受けてオン状態とされ、MOSFETN11及びP11からなるトランスファゲートは内部制御信号PGEのロウレベルを受けてオフ状態とされる。また、電源投入直後にヒューズセット信号FSETがロウレベルに戻されたのを受けてMOSFETN13はオフ状態にあり、MOSFETP14はオン状態にある。このため、MOSFETP14は、MOSFETP13及びN14ならびにインバータV12とともにラッチ回路LTEとして作用し、ヒューズF11の切断又は非切断情報を保持している。

【0043】すなわち、ヒューズF11が非切断状態とされるとき、冗長イネーブル回路XRENの内部ノードn11は、電源投入直後、ヒューズセット信号FSETがハイレベルとされた時点で電源電圧VDD及び接地電位VSS間の中間電圧より高くなる。このため、インバータV13の出力信号つまり冗長イネーブル信号RENXは、図5に太い実線で示されるように、ロウレベルとなり、ラッチ回路LTEは、ヒューズセット信号FSETがロウレベルに戻された時点でこのロウレベルを取り込み、内部ノードn11の電位はハイレベル固定される

【0044】一方、ヒューズF11が切断状態にある場合、内部ノード n 1 1 は、ヒューズセット信号FSETがハイレベルとされた時点で接地電位VSSのようなロウレベルとなる。このため、冗長イネーブル信号RENXは、図5に太い点線で示されるように、ハイレベルとなり、ラッチ回路LTEは、ヒューズセット信号FSETがロウレベルに戻された時点でこのハイレベルを保持するものとなって、内部ノード n 1 1 の電位はロウレベル固定される。このようなラッチ回路LTEの保持状態

は、ヒューズセット信号FSETが次にハイレベルとされるまでの間、つまり電源が一旦切断されて再投入されるまでの間、保持される。

【0045】図2のX系冗長アドレス比較回路XRACでは、内部制御信号PCBのロウレベルを受けて、オアゲートOG1の出力信号が、冗長イネーブル回路XRENの出力信号たる冗長イネーブル信号RENXがハイレベルであることを条件に、言い換えるならばメモリアレイMARYの冗長ワード線Wrによる欠陥救済が行われていることを条件に選択的にロウレベルとなり、これを受けてプリチャージMOSFETP1がオン状態とされる。このとき、MOSFETN1は、冗長イネーブル信号RENXのインバータV1による反転信号のロウレベルを受けてオフ状態となり、これによって内部ノードn1つまりX系冗長回路XRの出力端子における冗長ワード線選択信号Xrはハイレベルとされる。

【0046】なお、冗長ワード線Wrによる欠陥救済が行われず冗長イネーブル信号RENXがロウレベルとされるとき、X系冗長アドレス比較回路XRACでは、インバータV1の出力信号がハイレベルとなり、オアゲートOG1の出力信号がハイレベルとなってプリチャージMOSFETP1による内部ノードn1のプリチャージ動作が停止されるとともに、MOSFETN1がオン状態となり、内部ノードn1つまり冗長ワード線選択信号Xrはロウレベルに固定される。

【0047】一方、ダイナミック型RAMが非選択状態 とされるとき、X系冗長アドレス比較回路XRACの単 位アドレス比較回路UAC0では、内部制御信号TRの ロウレベルつまりそのインバータV23による反転信号 のハイレベルを受けてMOSFETN21及びN23が オン状態とされ、内部制御信号PGCのロウレベルを受 けてMOSFETN27及びP21からなるトランスフ ァゲートがオフ状態とされる。また、MOSFETN2 5及びN26は、対応する内部Xアドレス信号X0*の 非反転及び反転信号のロウレベルを受けてともにオフ状 態とされる。このとき、インバータV21及びV22か らなるラッチ回路LTXOは、セット又はリセット状態 のいずれにあるか確定されないが、MOSFETN21 及びN23がオン状態にあることで、MOSFETN2 5及びN26のドレインはラッチ回路LTX0の保持状 態に関係なくヒューズF21又はF22の下部端子に接 続される。しかし、MOSFETN25及びN26がと もにオフ状態とされることで、内部ノードn1のプリチ ャージレベルはディスチャージされることなく保持さ れ、冗長ワード線選択信号Xrはハイレベルとされる。

【0048】次に、ロウアドレスストローブ信号RAS Bがハイレベルからロウレベルに変化されると、ダイナミック型RAMは選択状態とされ、このロウアドレスストローブ信号RASBの立ち下がりにおける他の起動制御信号の論理レベルの組み合わせに応じてその動作モー ドは通常モードとされる。アドレス入力端子A0~Aiには、ロウアドレスストローブ信号RASBの立ち下がりに同期してi+1ビットからなるXアドレス信号AXaが供給され、図示されないカラムアドレスストローブ信号CASBの立ち下がりに同期してYアドレス信号AYaが供給される。タイミング発生回路TGは、ロウアドレスストローブ信号RASBの立ち下がりを受けて内部制御信号XL及びPCBをハイレベルとし、さらに所定の時間が経過した時点で内部制御信号XGをハイレベルとする。

【0049】ダイナミック型RAMでは、内部制御信号 XLのハイレベルを受けてアドレス入力端子AO~Ai のXアドレス信号AXaがXアドレスバッファXBに取 り込まれ、所定時間後に内部Xアドレス信号X0*~X i *の非反転及び反転信号の論理レベルが対応する組み 合わせでハイレベル又はロウレベルに確定される。ま た、内部制御信号PCBのハイレベルを受けてX系冗長 アドレス比較回路XRACのオアゲートOG1の出力信 号がハイレベルとされ、プリチャージMOSFETP1 による内部ノードn1のプリチャージ動作が停止され る。冗長イネーブル回路XRENの出力信号たる冗長イ ネーブル信号RENXは、前述のように、メモリアレイ MARYの冗長ワード線Wrによる欠陥救済が行われず ヒューズF11が非切断状態にある場合はロウレベルと され、冗長ワード線Wrによる欠陥救済が行われヒュー ズF11が切断状態にある場合はハイレベルとされる。

【0050】メモリアレイMARYの冗長ワード線Wrによる欠陥救済が行われず、冗長イネーブル信号RENXがロウレベルとされるとき、X系冗長アドレス比較回路XRACでは、前述のように、MOSFETN1がオン状態とされ、内部ノードn1つまり冗長ワード線選択信号Xrは、図5に実線で示されるように、ロウレベルに固定される。このため、内部制御信号XGがハイレベルとされた時点で、メモリアレイMARYの指定されたワード線Waが択一的に選択レベルとされ、このワード線WaとYアドレス信号AYaにより指定されるビット線の交点に配置された1個のメモリセルに対するアクセスが実行される。

【0051】一方、メモリアレイMARYの冗長ワード線Wrによる欠陥救済が行われ、冗長イネーブル信号RENXがハイレベルとされるとき、X系冗長アドレス比較回路XRACでは、前述のように、ダイナミック型RAMが非選択状態とされる間に内部ノードn1のプリチャージ動作が行われ、冗長ワード線選択信号Xrは、図5に太い点線で示されるように、ダイナミック型RAMが選択状態とされる当初ハイレベルにある。この内部ノードn1のプリチャージレベルは、内部Xアドレス信号X0*~Xi*の非反転及び反転信号の論理レベルが確定した時点で、選択的にディスチャージされ、ロウレベルに変化する。

【0052】すなわち、X系冗長アドレス比較回路XRACの単位アドレス比較回路UACO~UACiのいずれかで救済アドレスの各ビットとアクセスアドレスつまり内部Xアドレス信号XO*~Xi*の対応するビットが不一致となった場合、内部ノードn1のハイレベルはディスチャージされ、ロウレベルとされる。また、この冗長ワード線選択信号Xrのロウレベルと内部制御信号XGのハイレベルを受けてメモリアレイMARYの指定されたワード線Waが択一的に選択レベルとされ、このワード線WaとYアドレス信号AYaにより指定されるビット線の交点に配置された1個のメモリセルに対するアクセスが実行される。

【0053】一方、X系冗長アドレス比較回路XRACの単位アドレス比較回路UAC0~UACiのすべてにおいて教済アドレスの各ビットと内部Xアドレス信号X0*~Xi*の対応するビットが全ビット一致した場合、内部ノードn1つまり冗長ワード線選択信号Xrは、ディスチャージされることなくハイレベルのままとされる。このため、内部制御信号XGがハイレベルとされた時点で、メモリアレイMARYの冗長ワード線Wrが択一的に選択レベルとされる。これにより、メモリアレイMARYの障害が検出された欠陥ワード線は、メモリアレイMARYの障害が検出された欠陥ワード線は、メモリアレイMARYの同長ワード線Wrと置き換えられ、教済される。

【0054】次に、ロウアドレスストローブ信号RASBの立ち下がり時点における起動制御信号の組み合わせによりダイナミック型RAMが冗長イネーブル回路のためのヒューズ疑似切断モードとされるとき、タイミング発生回路TGは、図6に示されるように、ロウアドレスストローブ信号RASBの立ち下がりを受けて内部制御信号XL及びTRをハイレベルとした後、カラムアドレスストローブ信号CASBがロウレベルとされてから所定時間が経過した時点で内部制御信号PGEを所定期間だけ一時的にハイレベルとする。内部制御信号PCBはロウレベルに固定され、内部制御信号XGもロウレベル固定される。

【0055】この実施例において、ダイナミック型RAMが冗長イネーブル回路のためのヒューズ疑似切断モードとされるとき、アドレス入力端子A0~Aiには、Xアドレス信号AXbの最下位ビットつまり内部Xアドレス信号X0*として冗長イネーブル回路XRENのヒューズF11の疑似切断情報が入力される。すなわち、ヒューズ疑似切断モードによって冗長イネーブル回路XRENのヒューズF11を疑似切断状態としたいとき、Xアドレス信号X0*の非反転信号つまり非反転内部Xアドレス信号X0*でかけは論理 "0" とされ、内部Xアドレス信号X0*では、図6に太い実線で示されるように、ロウレベルとされる。また、ヒューズ疑似切断状態から解放したいとき、Xアドレス信号の最下位ビットは論理 "1" とさ

れ、非反転内部Xアドレス信号XOTは、図6に太い点線で示されるように、ハイレベルとされる。

【0056】X系冗長回路XRの冗長イネーブル回路X RENでは、内部制御信号PGEの一時的なハイレベル を受けてMOSFETN11及びP11からなるトラン スファゲートがオン状態となり、非反転内部Xアドレス 信号供給点X0Tにおけるハイレベル又はロウレベル が、ラッチ回路LTEの非反転入出力ノードつまり内部 ノード n 1 1 に伝達され、書き込まれる。このため、内 部ノード n 1 1 は、疑似切断情報が論理"0"つまり非 反転内部Xアドレス信号X0Tがロウレベルである場 合、図6に太い実線で示されるように、ロウレベルとな り、これを受けて冗長イネーブル信号RENXがハイレ ベルとされる。また、疑似切断情報が論理"0"つまり 非反転内部Xアドレス信号X0Tがハイレベルである場 合、図6に太い点線で示されるように、内部ノードn1 1はロウレベルとなり、これを受けて冗長イネーブル信 号RENXがロウレベルとされる。

【0057】前記のように、ラッチ回路LTEの保持状態は、内部制御信号PGEが次にハイレベルとされるまでの間、保持される。したがって、内部ノード n 1 1 をロウレベルとしたまま、内部制御信号TRをハイレベルとする、つまりMOSFETP11をオフ状態とする冗長テストモードを実行することで、ヒューズF11が切断された状態を疑似的につくり出し、冗長イネーブル信号RENXを無条件にハイレベルとして、メモリアレイMARYの冗長ワード線Wrに対するテストアクセスを強制的に実行することができるものとなる。

【0058】一方、ロウアドレスストローブ信号RASBの立ち下がり時点における起動制御信号の組み合わせによりダイナミック型RAMがX系冗長アドレス比較回路のためのヒューズ疑似切断モードとされるとき、タイミング発生回路TGは、図7に示されるように、内部制御信号PCB及びXGをロウレベルに固定するとともに、ロウアドレスストローブ信号RASBの立ち下がりを受けて内部制御信号XL及びTRをハイレベルとした後、図示されないカラムアドレスストローブ信号CASBがロウレベルとされてから所定時間が経過した時点で内部制御信号PGCを所定期間だけ一時的にハイレベルとする。

【0059】この実施例において、ダイナミック型RAMがX系冗長アドレス比較回路のためのヒューズ疑似切断モードとされるとき、アドレス入力端子A0~Aiには、Xアドレス信号AXcの各ビットつまり内部Xアドレス信号X0*~Xi*として、単位アドレス比較回路UAC0~UACiのヒューズF21及びF22に関する疑似切断情報が入力される。すなわち、X系冗長アドレス比較回路のためのヒューズ疑似切断モードにより単位アドレス比較回路UAC0~UACiのヒューズF22を疑似切断状態とし対応するヒューズF21を疑似選

択状態から解放したいとき、Xアドレス信号の対応するビットはそれぞれ論理"1"とされ、非反転内部Xアドレス信号X0T等は、図7に太い実線で示されるように、ハイレベルとされる。また、X系冗長アドレス比較回路のためのヒューズ疑似切断モードにより単位アドレス比較回路UAC0~UACiのヒューズF21を疑似切断状態とし対応するヒューズF22を疑似選択状態から解除したいときには、Xアドレス信号の対応するビットは論理"0"とされ、非反転内部Xアドレス信号X0T等は、図7に太い点線で示されるように、ロウレベルとされる。

【0060】 X系冗長アドレス比較回路 XRACの例え ば単位アドレス比較回路UAC0では、内部制御信号P GCのハイレベルを受けてMOSFETN27及びP2 1からなるトランスファゲートがオン状態となり、非反 転内部Xアドレス信号供給点X0Tにおけるハイレベル 又はロウレベルがインバータV21及びV22からなる ラッチ回路LTX0の非反転入出力ノードつまり内部ノ ードn21に伝達され書き込まれる。このため、疑似切 断情報が論理"1"つまり非反転内部Xアドレス信号X OTがハイレベルである場合、内部ノードn 21は、図 7に太い実線で示されるように、ハイレベルとなってM OSFETN22がオン状態となり、内部ノードn22 はロウレベルとなってMOSFETN24はオフ状態と なる。また、疑似切断情報が論理"0"つまり非反転内 部Xアドレス信号XOTがロウレベルである場合、内部 ノードn21は、図7に太い点線で示されるように、ロ ウレベルとなってMOSFETN22はオフ状態とな り、内部ノードn22はハイレベルとなってMOSFE TN24がオン状態となる。

【0061】言うまでもなく、ラッチ回路LTX0の保持状態は、X系冗長アドレス比較回路のためのヒューズ疑似切断モードが再度実行され、内部制御信号PGCが次にハイレベルとされるまでの間、保持される。したがって、単位アドレス比較回路UAC0~UACiのラッチ回路LTX0に試験的な救済アドレスの各ビットに対応する論理値を保持させたまま、内部制御信号TRをハイレベルとする、つまりはMOSFETN21及びN23をオフ状態とする冗長テストモードを実行することで、MOSFETN22又はN24を意図的にオフ状態としてヒューズF21又はF22が切断された状態を疑似的につくり出し、冗長ワード線Wrに任意の救済アドレスを割り当てることができるものとなる。

【0062】次に、ロウアドレスストローブ信号RAS Bの立ち下がり時点における起動制御信号の組み合わせ によりダイナミック型RAMが冗長テストモードとされ るとき、タイミング発生回路TGは、図8に示されるよ うに、ロウアドレスストローブ信号RASBの立ち下が りを受けて内部制御信号XL, PCBならびにTRをハ イレベルとするとともに、所定の時間が経過した時点で 内部制御信号XGをハイレベルとする。内部制御信号P GE及びPGCは、ロウレベルに固定される。このと き、冗長イネーブル回路XRENの内部ノードn11に は、ヒューズF11を疑似切断状態とするため直前に実 行された冗長イネーブル回路のためのヒューズ疑似切断 モードによってロウレベルが書き込まれ、冗長イネーブ ル信号RENXはハイレベルに固定されている。また、 X系冗長アドレス比較回路XRACの例えば単位アドレ ス比較回路UACOの内部ノードn21には、やはり直 前に実行されたX系冗長アドレス比較回路のためのヒュ ーズ疑似切断モードにより例えばハイレベルが書き込ま れたことで、ヒューズF22が疑似切断状態にあり、対 をなすヒューズF21は疑似的にも非切断状態にある。 【0063】ダイナミック型RAMでは、内部制御信号 XLのハイレベルを受けてアドレス入力端子AO~Ai のXアドレス信号AXdがXアドレスバッファXBに取 り込まれ、所定時間が経過した時点で内部Xアドレス信 号X0*~Xi*の非反転及び反転信号の論理レベルが 対応する組み合わせでハイレベル又はロウレベルに確定 される。また、X系冗長アドレス比較回路XRACで は、ダイナミック型RAMが非選択状態とされる間に、 冗長イネーブル信号RENXのハイレベルを受けて内部 ノードn1のプリチャージが行われるが、この内部ノー ドn1のハイレベルは、内部Xアドレス信号X0*~X i *の非反転及び反転信号の論理レベルが確定した時点 で選択的にディスチャージされ、ロウレベルに変化され

【0064】すなわち、X系冗長アドレス比較回路XR ACの単位アドレス比較回路UAC0~UACiのすべ てにおいて疑似的に与えられた救済アドレスの対応する ビットとアクセスアドレスつまり内部Xアドレス信号X 0 *~Xi*の対応するビットとが全ビット一致した場 合、内部ノードn1つまり冗長ワード線選択信号Xr は、図8に太い実線で示されるように、ディスチャージ されることなくハイレベルのままとされ、この冗長ワー ド線選択信号Xrのハイレベルと内部制御信号XGのハ イレベルとを受けてメモリアレイMARYの冗長ワード 線Wrが択一的に選択レベルとされる。この結果、メモ リアレイMARYの疑似的な救済アドレスにより指定さ れたワード線は、実際には何ら障害を持たず正常である にもかかわらず、冗長ワード線Wrと強制的に置き換え られ、これによって冗長ワード線Wr及びX系冗長回路 XRの正常性を確認することができる。

【0065】なお、単位アドレス比較回路UAC0~UACiのいずれかで、疑似的に与えられた牧済アドレスの各ビットと内部Xアドレス信号X0*~Xi*の対応するビットとが不一致となった場合、X系冗長アドレス比較回路XRACの内部ノードn1つまり冗長ワード線選択信号Xrは、図8に太い点線で示されるように、ロウレベルとされる。このため、内部制御信号XGがハイ

レベルとされた時点でメモリアレイMARYの指定され たワード線Wdが択一的に選択レベルとされ、このワー ド線WdとYアドレス信号AYdにより指定されるビッ ト線の交点に配置された1個のメモリセルに対する通常 のアクセスが行われる。

【0066】以上のように、この実施例のダイナミック 型RAMは、冗長ワード線Wr及び冗長ビット線Br* を含むメモリアレイを備え、これらの冗長ワード線Wr 及び冗長ビット線Br*に対応して設けられるX系冗長 回路XR及びY系冗長回路YRを備える。また、X系冗 長回路XR及びY系冗長回路YRは、X系冗長回路XR に代表されるように、ヒューズF11を含む冗長イネー ブル回路XRENと、同様にヒューズF21及びF22 をそれぞれ含む単位アドレス比較回路UAC0~UAC iとを備え、これらの冗長イネーブル回路XRENなら びに単位アドレス比較回路UAC0~UACiのそれぞ れは、さらに、ヒューズF11あるいはF21及びF2 2と直列形態に設けられ通常動作モード時はオン状態と され冗長テストモード時にはオフ状態とされるスイッチ MOSFETP11あるいはN21及びN23と、対応 するヒューズF11あるいはF21及びF22の疑似切 断情報を保持するラッチ回路LTE又はLTX0等とを 含む。

【0067】これにより、この実施例のダイナミック型 RAMでは、各部の基本的な機能を確認するためのプロ ーバテストにおいて、冗長イネーブル回路XRENなら びに単位アドレス比較回路UAC0~UACi等に設け られるヒューズF11あるいはF21及びF22を疑似 的に切断状態とし、X系冗長回路XR及びY系冗長回路 YRの正常性を確認することができるため、ダイナミッ ク型RAMのプローバテストを単一化し、その製造工程 を簡素化することができる。また、特にウエハ上に形成 された複数のチップを同時に試験対象とする多数取りプ ローバテストの場合、試験対象となるチップごとに異な る疑似切断情報を与え、個別の確認試験を実施すること ができるため、ダイナミック型RAMの機能試験を効率 良く実施することができる。さらに、プローバテストに おいて冗長ワード線Wr又は冗長ビット線Br*自体に 異常が検出され、しかもメモリアレイMARYに複数の 冗長ワード線及び冗長ビット線が設けられる場合には、 欠陥救済に供される冗長ワード線又は冗長ビット線をヒ ューズ切断前に取り替え、確実に欠陥救済を実現するこ とができる。これらの結果、ダイナミック型RAMの製 造工程を簡素化し、その機能試験を効率化して、ダイナ ミック型RAMの低コスト化を図ることができるととも に、その製品歩留りを高めることができるものである。

【0068】なお、以上の実施例では、本発明をダイナ ミック型RAMのX系冗長回路XR及びY系冗長回路Y Rに適用した場合について説明してきたが、ダイナミッ ク型RAMが外部から供給される電源電圧VDDをもと

に基板電圧等の内部電圧を生成する内部電圧発生回路を 搭載し、内部電圧の電位調整のためのトリミング回路を 備える場合、トリミング回路に設けられるヒューズ回路 に対して本発明による同様な機能を持たせ、電位調整に 関し同様な効果を得ることができる。

【0069】以上の実施例から得られる作用効果は、下 記の通りである。すなわち、

(1) ヒューズを含む欠陥救済用の冗長回路又は電位調 整用のトリミング回路を備えるダイナミック型RAM等 において、冗長回路又はトリミング回路の各ヒューズと 直列形態に、通常動作時オン状態とされ、所定の試験動 作時はオフ状態とされる第1のスイッチ手段をそれぞれ 設けるとともに、各ヒューズに対応して、各ヒューズを 実際には切断状態としないまま疑似的に切断された状態 とするための疑似切断情報を保持するラッチ回路を設 け、各ラッチ回路の非反転又は反転入出力ノードと所定 の信号経路との間に、Pチャンネル及びNチャンネルM OSFETが並列結合されてなり、ヒューズ疑似切断モ ード時選択的にオン状態とされる第2のスイッチ手段を それぞれ設けることで、各ラッチ回路に疑似切断情報を 任意の組み合わせで書き込み、所望のヒューズを疑似的 に切断した状態で、ダイナミック型RAM等の欠陥救済 後又は電位調整後の機能試験をヒューズ切断前に仮想的 に実施し、冗長素子を含む冗長回路ならびにトリミング 回路自体の正常性を容易に確認することができるという 効果が得られる。

【0070】(2)上記(1)項により、ダイナミック 型RAM等のプローバテストを単一化することができる という効果が得られる。

- (3)上記(1)項により、特にウエハ上に形成された 複数のチップを同時に試験対象とする多数取りプローバ テストの場合、試験対象となるチップごとに異なる疑似 切断情報を与え、個別の試験を実施できるという効果が 得られる。
- (4) 上記(1) 項により、冗長素子自体に障害が検出 され、しかもダイナミック型RAM等に複数の冗長素子 が設けられる場合には、冗長素子を正常なものと取り替 え、確実に欠陥救済を実現できるという効果が得られ る。
- (5) 上記(1) 項~(4) 項により、ダイナミック型 RAM等の製造工程を簡素化し、その機能試験を効率化 することができるという効果が得られる。
- (6) 上記(1) 項~(5) 項により、ダイナミック型 RAM等の低コスト化を図り、その製品歩留りを高める ことができるという効果が得られる。

【0071】以上、本発明者によってなされた発明を実 施例に基づき具体的に説明したが、この発明は、上記実 施例に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることは言うまでもない。例え ば、図1において、ダイナミック型RAMのメモリアレ イMARYに設けられる冗長ワード線及び冗長ビット線の数は、任意に設定することができる。また、メモリアレイMARYは、その直接周辺回路を含めて任意数のメモリマットに分割することができるし、例えばシェアドセンス方式をとることもできる。ダイナミック型RAMは、任意のビット構成をとることができるし、アドレスマルチプレクスをとることを必須条件ともしない。さらに、ダイナミック型RAMは任意のブロック構成をとりうるし、起動制御信号及び内部制御信号等の名称及び有効レベルならびに電源電圧及び各内部電圧の極性及び絶対値等も、種々の実施形態をとりうる。

【0072】図2において、X系冗長回路XRのブロック構成は、この実施例による制約を受けない。また、疑似切断情報の入力経路は、アドレス信号経路に限定されないし、その方法も任意である。図3及び図4において、X系冗長回路XRの冗長イネーブル回路XRENならびにX系冗長アドレス比較回路XRACの単位アドレス比較回路UAC0~UACiに設けられるヒューズF11ならびにF21及びF22の切断条件は、任意に設定できる。また、冗長イネーブル回路XRENならびにX系冗長アドレス比較回路XRACの単位アドレス比較回路UAC0~UACiの具体的構成及びMOSFETの導電型等は、基本的論理条件が変わらない限りにおいて種々の実施形態をとりうる。図5ないし図8において、各信号の具体的なレベル及び時間関係は、本発明の主旨に制約を与えない。

【0073】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるダイナミック型RAMの冗長回路及びトリミング回路に適用した場合について説明したが、それに限定されるものではなく、例えば、同様な冗長回路及びトリミング回路を含むスタティック型RAM等の各種メモリ集積回路装置やこのようなメモリ集積回路装置を含むシングルチップマイクロコンピュータ等の論理集積回路装置にも適用できる。また、本発明の対象となるヒューズは、冗長回路又はトリミング回路に設けられるものに限らず、例えばモード切り換えや仕様切り換えのためのヒューズにあるはトリミング回路に設けられるものに限らず、例えばモード切り換えや仕様切り換えのためのヒューズにも同様に適用できる。この発明は、少なくともヒューズを含む半導体集積回路装置ならびにこのような半導体集積回路装置ならびにこのような半導体集積回路装置又はシステムに広く適用できる。

[0074]

【発明の効果】本願において開示される発明のうち代表的なものにより得られる効果を簡単に説明すれば、下記の通りである。すなわち、ヒューズを含む欠陥救済用の冗長回路又は電位調整用のトリミング回路を備えるダイナミック型RAM等において、冗長回路又はトリミング回路の各ヒューズと直列形態に、通常動作時オン状態とされ、所定の試験動作時はオフ状態とされる第1のスイッチ手段をそれぞれ設けるとともに、各ヒューズに対応して、各ヒューズを実際には切断状態としないまま疑似

的に切断された状態とするための疑似切断情報を保持す るラッチ回路を設け、各ラッチ回路の非反転又は反転入 出力ノードと所定の信号経路との間に、Pチャンネル及 びNチャンネルMOSFETが並列結合されてなり、ヒ ューズ疑似切断モード時選択的にオン状態とされる第2 のスイッチ手段をそれぞれ設けることで、各ラッチ回路 に疑似切断情報を任意の組み合わせで書き込み、所望の ヒューズを疑似的に切断状態とした状態で、ダイナミッ ク型RAM等の欠陥救済後又は電位調整後の機能試験を ヒューズ切断前に仮想的に実施し、冗長回路や冗長素子 ならびにトリミング回路自体の正常性を確認できるた め、プローバテストを単一化することができる。また、 特にウエハ上に形成された複数のチップを同時に試験対 象とするいわゆる多数取りプローバテストの場合、試験 対象となるチップごとに異なる疑似切断情報を与え、個 別の確認試験を実施できるとともに、冗長素子自体に障 害が検出された場合、冗長素子を正常なものと取り替え て確実に欠陥救済を実現することができる。この結果、 ダイナミック型RAM等の製造工程を簡素化し、その機 能試験を効率化して、ダイナミック型RAM等の低コス ト化を図ることができるとともに、その製品歩留りを高 めることができる。

【図面の簡単な説明】

【図1】この発明が適用されたダイナミック型RAMの一実施例を示すブロック図である。

【図2】図1のダイナミック型RAMに含まれるX系冗長回路の一実施例を示すプロック図である。

【図3】図2のX系冗長回路に含まれる冗長イネーブル回路の一実施例を示す回路図である。

【図4】図2のX系冗長回路のX系冗長アドレス比較回路に含まれる単位アドレス比較回路の一実施例を示す回路図である。

【図5】図2のX系冗長回路の通常動作時の一実施例を示す信号波形図である。

【図6】図3の冗長イネーブル回路のヒューズ疑似切断 時の一実施例を示す信号波形図である。

【図7】図4の単位アドレス比較回路のヒューズ疑似切 断時の一実施例を示す信号波形図である。

【図8】図2のX系冗長回路の冗長テスト時の一実施例を示す信号波形図である。

【符号の説明】


MARY……メモリアレイ、W0~Wm……ワード線、Wr……元長ワード線、B0*~Bn*……相補ビット線、Br*……元長ピット線、XD……Xアドレスデコーダ、XR……X系冗長回路、Xr……元長ワード線選択信号、XB……Xアドレスバッファ、X0*~Xi*……内部Xアドレスデコーダ、YR……センスアンプ、YD……Yアドレスデコーダ、YR……Y系冗長回路、Yr……元長ビット線選択信号、YB……Yアドレスバッファ、Y0*~Yi*……内部Yアドレス信号、CD*

……相補共通データ線、IO……データ入出力回路、TG……タイミング発生回路、PCB,TR,PGE,PGC,XL,YL,XG,YG,PA……内部制御信号、FSET……ヒューズセット信号、Din……入力データ又はその入力端子、Dout……出力データ又はその出力端子、RASB……ロウアドレスストローブ信号又はその入力端子、CASB……カラムアドレスストローブ信号又はその入力端子、WEB……ライトイネーブル信号又はその入力端子、WEB……テドレス信号又はその入力端子、XREN……冗長イネーブル回路、RENX……冗長イネーブル信号、XRAC……X


系冗長アドレス比較回路、UAC 0~UAC i ……単位 アドレス比較回路、n 1 ……内部ノード。LTE, LT X 0 ……ラッチ回路。F 1 1, F 2 1~F 2 2 ……ヒュ ーズ、P 1, P 1 1~P 1 4, P 2 1 …… P チャンネル MOS F E T、N 1, N 1 1~N 1 4, N 2 1~N 2 7 ……N チャンネルMOS F E T、V 1, V 1 1~V 1 2, V 2 1~V 2 4 ……インバータ、OG 1 ……オアゲ ート、n 1 1, n 2 1~n 2 2 ……内部ノード。A X a ~A X d …… X アドレス信号、A Y a~A Y d …… Y ア ドレス信号、W a, W d ……ワード線。

【図1】

図1 ダイナミック型RAMのブロック構成




【図2】




【図3】

図 3 元長イネーブル回路の回路無抗




【図4】


■ 4 単位アドレス比較回路の自路構成



【図5】


【図6】






【図7】





【図8】

図8 X来元長四路の元長テスト時の信号放影



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

H O 1 L 27/108

Fターム(参考)_. 5B024 AA15 BA29 CA07 EA02 EA09

5F064 BB14 CC12 FF02 FF27 FF36

5F083 AD00 GA28 ZA10 ZA30

5L106 AA01 CC04 CC12 CC13 EE07

EE08 GG07